-
用于半导体器件制造的基于催化剂的电化学蚀刻方法
申请中
IPC: -
摘要: 本技术的各种实施例一般涉及半导体器件结构和制造技术。 更具体地说，本技术的一些实施例涉及使用催化剂影响的化学蚀刻技术的硅蚀刻，其应用于三维存储器结构和晶体管。 CICE是基于催化剂的蚀刻方法，其可用于半导体以及半导体的多层。 CICE工艺的各种实施例可以使用催化剂来蚀刻半导体衬底并制造高纵横比特征。 还公开了一种用于此目的的制造工具。 这将使得在制造半导体器件时能够采用该技术。...
-
使用催化剂网格图案形成三维存储器结构
申请中
IPC: -
摘要: 本技术的各种实施例一般涉及半导体器件结构和制造技术。 更具体地说，本技术的一些实施例涉及使用催化剂影响的化学蚀刻技术的硅蚀刻，其应用于三维存储器结构和晶体管。 CICE是基于催化剂的蚀刻方法，其可用于半导体以及半导体的多层。 CICE工艺的各种实施例可以使用催化剂来蚀刻半导体衬底并制造高纵横比特征。 还公开了一种用于此目的的制造工具。 这将使得在制造半导体器件时能够采用该技术。...
-
催化剂辅助化学蚀刻技术 : 在半导体器件中的应用
申请中
IPC: -
摘要: 本技术的各种实施例一般涉及半导体器件结构和制造技术。 更具体地说，本技术的一些实施例涉及使用催化剂影响的化学蚀刻技术的硅蚀刻，其应用于三维存储器结构和晶体管。 CICE是基于催化剂的蚀刻方法，其可用于半导体以及半导体的多层。 CICE工艺的各种实施例可以使用催化剂来蚀刻半导体衬底并制造高纵横比特征。 还公开了一种用于此目的的制造工具。 这将使得在制造半导体器件时能够采用该技术。...
-
用于半导体器件制造的多层电化学蚀刻工艺
申请中
IPC: -
摘要: 本技术的各种实施例一般涉及半导体器件结构和制造技术。 更具体地说，本技术的一些实施例涉及使用催化剂影响的化学蚀刻技术的硅蚀刻，其应用于三维存储器结构和晶体管。 CICE是基于催化剂的蚀刻方法，其可用于半导体以及半导体的多层。 CICE工艺的各种实施例可以使用催化剂来蚀刻半导体衬底并制造高纵横比特征。 还公开了一种用于此目的的制造工具。 这将使得在制造半导体器件时能够采用该技术。...
-
使用具有大细胞间隙的寡核苷酸接头的非酶促核酸检测
申请中
IPC: -
摘要: 每个电极对中的核酸检测装置包括 : 第第一电极，第第二电极，第一电极和第第二电极之间的绝缘体，和至少一个第一电极和第第二电极隔着绝缘体之间的桥梁。该隔热体中包括的通道第一电极和第第二电极之间提供间隙。该桥接器包括至少一个核酸链，其具有的序列互补于靶核酸序列。在一些实施例中，该桥接器包括第一永久地连接的核酸链第一电极，永久地连接到导电接头第一的核酸，以及核酸链的永久性地连接到所述导电接头第二和第二电极。在一些实施例中，所述桥架由非导电材料，在其链核酸的核酸为沿其长度的系绳永久结合桥。...
-
具有CAD自动通道的时间分辨光学探测(PICA)，用于更快的IC调试
申请中
IPC: -
摘要: 一种用于分析光子发射数据以区分由晶体管发射的光子和由背景源发射的光子的系统，设备和方法。 所述分析涉及光子发射的空间和/或时间相关性。 在相关之后，分析可以进一步包括获得相关光子由晶体管发射的可能性。 在相关之后，所述分析还可以包括将权重作为所述相关的函数分配给各个光子发射。 在一些情况下，权重反映光子由晶体管发射的可能性。 所述分析还可以包括自动识别光子发射图像中的晶体管。...
-
用于环境光的光检测电路和接近传感器
申请中
IPC: -
摘要: 一种用于实现环境光感测模式和接近感测模式的电路，包括光传感器、光源和耦合到光传感器和光源的控制器。 所述控制器被配置为在所述光源被通电之前和之后处理来自所述光传感器的输出以获得环境光水平输出，并且当所述光源被通电以实现所述接近感测模式时将所述环境光水平输出与来自所述光传感器的输出进行比较。...
-
区分优先级的软约束求解
申请中
IPC: -
摘要: 设计问题可以包括硬约束和软约束的混合。 可以对软约束进行优先级排序，解决设计问题。 在解决设计问题的过程中，可能不遵守一个或多个软约束。 可以执行调试并识别不满足的软约束。 根本原因分析可以评估设计问题中的挑战，这些挑战导致软约束得不到满足。...
-
半导体器件的制造方法
申请中
IPC: -
摘要: 一种制造半导体器件的方法，包括步骤 : 制备由碳化硅制成的衬底； 在所述衬底的一个主表面上形成具有与碳化硅的透光率不同的透光率的检测膜； 通过将光施加到所述检测膜来确认所述衬底的存在； 以及在已确认其存在的衬底中形成有源区。...
-
TMOS-红外非制冷传感器及焦平面阵列
申请中
IPC: -
摘要: 基于微机械温度敏感MOS晶体管的非制冷红外传感器阵列 传感器阵列在SOI晶片上采用商用CMOS工艺制造，然后对每个传感器像素进行背面硅干法刻蚀。 有源传感器像素可以包括积分器和缓冲器，或者简单地包括感测晶体管，也用作选择器件。 晶体管偏置控制所选器件和传感器的灵敏度。 PMOS晶体管和开关操作用于最小化噪声。...
-
用于低污染处理的线性加速器粒子束装置和方法
申请中
IPC: -
摘要: 一种引入粒子束如线性加速器粒子束用于低污染处理的系统。 所述系统包括加速器设备，所述加速器设备被配置为产生第一粒子束，所述第一粒子束包括至少第一离子物质，所述第一离子物质的能级为1MeV至5MeV或更高。 另外，该系统包括耦合到线性加速器装置以接收第一粒子束的束滤波器。 所述束滤波器位于第一腔室中并且被配置为产生基本上仅具有所述第一离子物质的第二粒子束。 所述第一室与第一压力相关联。 所述系统还包括端站，所述端站包括联接到所述第一室以提取所述第二粒子束的第二室。 将第二粒子束照射到装载在第二室中的散装工件的平坦表面上，以植入第一离子物质。 所述第二室与高于所述第一压力的第二压力相关联。 也可以...
-
GaAs作为用于X射线传感器应用的TFT阵列上的光电检测器
申请中
IPC: -
摘要: 提供一种包括基板、开关元件、光电元件以及闪烁体的检测装置。 开关元件设置于基板上。 光电元件设置于基板上且耦接开关元件。 所述光电元件包括半导体，所述半导体包括单晶材料或多晶材料。 在所述探测装置的俯视方向上，所述闪烁体与所述光电元件至少部分重叠。...
-
波长选择光分插复用器或可调谐光滤波器
申请中
IPC: -
摘要: 本发明的一个实施例是示例性波长选择性光耦合器件。 该示例性装置包括两个波导，环形或盘形谐振器和谐振器耦合元件。 所述波导设置在衬底的顶部，彼此不接触。 所述波导可以透射多个波长的光。 所述环形或盘形谐振器包括介质构件，所述介质构件平行于所述衬底的顶部延伸并且不接触所述波导而与所述波导重叠。 所述谐振器的尺寸设计成以谐振波长的子集谐振。 谐振器耦合元件将谐振器耦合到衬底。 所述谐振器耦合元件可包括耦合到所述衬底的所述顶表面并电耦合到所述衬底内的控制电路的桥。 来自控制电路的波导耦合信号使电桥变形，使谐振器上下平移，从而间歇地耦合和去耦合波导。...
-
用于电路保护的二极管配置
申请中
IPC: -
摘要: 公开了种用于在电路保护配置中分流电流的半导体器件和对应的电路。 示例器件包括具有阳极电触点的第一半导体区域、具有阴极电触点的第二半导体区域、在第一半导体区域和第二半导体区域之间延伸的第三半导体区域，第二半导体区域和第三半导体区域在它们之间形成PN结，以及耦合到第三半导体区域的栅极。 栅极可在第一模式和第二模式之间控制，在第一模式中，在半导体区域中感应附加空间电荷以耗尽半导体区域，在第二模式中，在半导体区域中不感应附加空间电荷。...
-
蚀刻特征的临界尺寸的测量
申请中
IPC: -
摘要: 本发明描述了一种测试标记，以及用于形成和使用该测试标记以便于测量半导体和其它晶片级处理中的蚀刻特征的临界尺寸的方法。 所述测试标记可用于表征，校准和/或监控蚀刻性能。 测试标记是通过在覆盖待蚀刻层的抗蚀剂中成像(通常在部分曝光时)重叠的角度偏移线来定义的。 所述线优选具有等于(或相关于)感兴趣的临界尺寸的线宽。 在抗蚀剂显影和其它处理之后，适当地蚀刻该层，从而产生测试标记。 然后对测试标记进行成像，以便于确定每个标记的几何参数。 最常见的是，所确定的几何参数涉及标记的面积和/或其主要尺寸的长度。 然后可以使用这些参数来至少部分地基于所确定的测试标记的几何参数来近似所关注的临界尺寸。...
-
用于C-V测量的MOSFET测试结构的限制
申请中
IPC: -
摘要: 一种用于从强反演的CV分析中提取多晶硅栅极掺杂物的设备和方法，特别是用于超薄栅极氧化物。 对于亚20埃氧化物MOS器件，沟道长度小于约10um的晶体管并联，以避免强反相时的本征电容滚降。 使用终端电容的传输线模型来估计沟道长度的上限，该传输线模型考虑了不可忽略的栅极隧穿电流和有限的沟道电阻。...
-
薄SOI中的平面波导光隔离器
申请中
IPC: -
摘要: 在SOI结构的硅表面层内形成平面光隔离器。 前向信号被施加到隔离器的输入波导部分，然后通过非互易波导耦合区域传播到输出波导部分。 后向信号经由输出波导部分进入，然后耦合到非互易波导结构中，其中结构的几何形状的作用是仅将少量的反射信号耦合到输入波导部分中。 在一个实施例中，非互易结构包括N路定向耦合器(具有一个输出波导，一个输入波导和N-1个隔离波导)。 在另一个实施例中， 所述非互易结构包括波导扩展区，所述波导扩展区包括锥形， 耦合到输出波导的模式匹配部分和耦合到输入波导的放大的非模式匹配部分，使得反射信号的大部分将相对于输入波导部分失配。 通过级联多个这样的基于SOI的平面结构，可以有利地在...
-
用于VLSI ASIC器件的门阵列核心单元
申请中
IPC: -
摘要: 一种非常有效的栅阵列核心单元，其中基极核心单元由一组6个PMOS晶体管和一组6个NMOS晶体管组成。 它还包括6个PMOS晶体管中的2个的预布线，6个NMOS晶体管中的2个处于多晶硅级或局部互连级，同时留下剩余的PMOS和NMOS晶体管作为单独的晶体管在功能ASIC金属化过程中互连。 所述核心单元中还嵌入有2根多晶硅或局部互连线，所述多晶硅或局部互连线可用于互连用于逻辑功能实现的晶体管。 本发明中定义的核心单元是高度灵活的，并且已经被分析以互连ASIC设计所需的所有类型的逻辑和存储器功能。 晶体管的布局，在多晶硅级或局部互连级的策略晶体管的预布线，以及嵌入的多晶硅或局部互连线显著减小了核心单元...
-
测量方法，非瞬态计算机可读记录介质和测量装置
申请中
IPC: -
摘要: 根据一个实施例，一种测量方法包括 : 为通过制造工艺形成的周期性排列的图案的每个测量工艺创建截面形状模型；为当光施加到图案时将获得的信号波形生成理论波形；在制造工艺中设置公共结构的形状参数；获取测量目标图案的测量波形；计算测量波形与理论波形之间的对应程度；以及输出具有期望的对应程度的截面形状模型中的形状参数。 计算对应度包括通过改变制造工艺中的公共结构的形状参数和其它形状参数来执行测量波形和理论波形之间的模型拟合，其中公共结构的形状参数被链接。...
-
用于监测电池单元健康的方法和系统
申请中
IPC: -
摘要: 一种应变传感器、用于监测电池单元的状态的系统和包括该应变传感器的电池。 所述应变传感器包括薄的柔性基板、安装在所述基板上的多个压敏电阻器、用于接收电压信号的输入端、用于提供来自所述多个压敏电阻器的输出电压信号的输出端。 所述多个压敏电阻器被连接以形成对所述衬底的温度变化和面内变形不敏感的电路。 所述系统包括所述应变传感器、电压源和分析模块，所述分析模块被配置为基于在所述应变传感器的输出处提供的输出电压信号来接收电压信号，并基于所接收的电压信号来计算电池单元的充电状态或健康状态。 电池包括应变传感器和用于隔开相邻电池单元的空间。...
